?紫光國(guó)芯在論文中介紹了SeDRAM平臺(tái)的實(shí)現(xiàn)流程（如圖1）：首先，流片生產(chǎn)不同工藝下的DRAM存儲(chǔ)晶圓（DRAM Wafer）和搭載有外圍電路的邏輯晶圓（Logic Wafer），并通過平坦化、曝光和刻蝕等異質(zhì)集成工藝，在兩張晶圓上分別制成用于后續(xù)步驟的接觸孔（LTVIA和LBVIA）；然后，將邏輯晶圓翻轉(zhuǎn)，通過 Cu-Cu 互連的方式，將兩張晶圓直接鍵合；最后，將邏輯晶圓減薄至約3um厚度，并從邏輯晶圓背面開口完成PAD制作。

相比于HBM的微凸塊(MicroBump)工藝，通過直接鍵合方式的異質(zhì)集成工藝，接觸孔可達(dá)110,000個(gè)/mm2，實(shí)現(xiàn)了百倍量級(jí)的密度提升，而且連接電阻低至0.5歐姆。從而實(shí)現(xiàn)了從邏輯電路到存儲(chǔ)陣列之間每Gbit高達(dá)34GB/s的帶寬和0.88pJ/bit的能效。

紫光國(guó)芯開發(fā)的4Gbit LPDDR4是業(yè)內(nèi)首款異質(zhì)集成的標(biāo)準(zhǔn)接口DRAM產(chǎn)品（如圖2）。該產(chǎn)品為雙通道，數(shù)據(jù)位寬X16，在每顆芯片中集成超過64,000個(gè)異質(zhì)集成接觸孔。在晶圓測(cè)試階段，該產(chǎn)品表現(xiàn)出優(yōu)異性能，讀取時(shí)間超過測(cè)試機(jī)臺(tái)能支持的最快時(shí)鐘周期0.56ns。在顆粒測(cè)階段，該產(chǎn)品在包括高溫（95℃），高壓（VDD1=1.2v, VDD1=2v）以及低壓（VDD2=1.05v, VDD1=1.65v）在內(nèi)的多個(gè)測(cè)試條件下，通過了業(yè)界最高水平4266Mbps數(shù)據(jù)率的測(cè)試。該產(chǎn)品在高溫測(cè)試條件下，保持時(shí)間達(dá)到96ms，與同等DRAM工藝下的傳統(tǒng)平面產(chǎn)品相比更具優(yōu)勢(shì)。

感謝武漢新芯和臺(tái)灣力積電分別支持邏輯芯片及異質(zhì)集成、和存儲(chǔ)芯片代工合作，論文得以在IEDM 2020順利發(fā)表，這是紫光國(guó)芯在超高帶寬、超低功耗DRAM方向技術(shù)積累和持續(xù)創(chuàng)新的最新突破。通過4Gbit LPDDR4產(chǎn)品的開發(fā)，SeDRAM平臺(tái)不僅為傳統(tǒng)DRAM產(chǎn)品的開發(fā)提供了新路徑，更為人工智能（AI）和高性能計(jì)算（HPC）等領(lǐng)域的高帶寬、高能效需求提供了有效解決方案。

songjy