IBM POWER7首席架構師William J. Starke展示"小巧"的POWER7芯片

他特別強調了IBM在"嵌入式DRAM(eDRAM)及POWER7緩存架構"這一核心技術方面的突破。大規(guī)模的處理器芯片上緩沖架構通常是使用 SRAM來構建，但SRAM需要使用6個晶體管來保存1比特的信息，因此，大緩存需要占用大量的晶體管。IBM POWER則使用DRAM來構建，因為DRAM只需要使用1個晶體管就能保存1比特的信息，需要占用的晶體管資源更少，比SRAM的占用面積減少3倍，電源功耗減少5倍，實際上擁有8核、32M大緩存、4GHz等特性的POWER7只使用了12億顆晶體管，而一些對手的芯片需要用到20億顆晶體管。另外，在上一代POWER6中，L3緩存位于芯片之外，而在POWER7中，IBM將緩存集成到了芯片中，eDRAM技術為POWER7提供了多達32MB的芯片上L3緩存，延遲大大縮短，每個內核可以多支持2倍帶寬，由于POWER7是八核，POWER6是雙核，因此每個芯片的總帶寬提高了8倍。這一技術突破使得需要高吞吐量、高并行的應用大大優(yōu)化。

William J. Starke還告訴記者，下一代的POWER8已經(jīng)在研究設計中，與POWER7相比，POWER8在吞吐量、整合度上會更高，但他拒絕透露更詳細的信息。

zhabin