惠普公司 ROC 子系統(tǒng)簡易模塊圖

處理器

在ROC子系統(tǒng)中控制RAID實(shí)現(xiàn)的ROC處理器采用的是ARM7 32位RISC核心。為產(chǎn)品特制的固件將信息由外部的只讀閃存(ROM)讀入ROC內(nèi)存，并在ROC內(nèi)部執(zhí)行，該操作獨(dú)立于主機(jī)處理器。在ROC子系統(tǒng)實(shí)現(xiàn)RAID功能時(shí)，主機(jī)處理器可以同時(shí)處理其他的事物。

SCSI 芯片

SCSI 芯片由兩個(gè)內(nèi)置Ultra-2 SCSI通道組成。其中一個(gè)用于支持服務(wù)器內(nèi)置磁盤驅(qū)動器。另一個(gè)被用來對SCSI磁帶機(jī)的支持。當(dāng)支持設(shè)備為6個(gè)內(nèi)置SCSI設(shè)備和一個(gè)SCSI磁帶機(jī)時(shí)，SCSI芯片組達(dá)到其設(shè)計(jì)的最佳性能。雖然第二條通道可以不連接SCSI磁帶機(jī)而是用來連接外置存儲部件，但是增加的負(fù)載將降低整體 I/O 性能。如果要在外置存儲部件存在情況下獲得高的I/O 性能，惠普公司建議選用高性能的惠普 Smart Array Controller (惠普智能陣列控制器)來對外置存儲系統(tǒng)進(jìn)行支持。

PCI 橋

PCI橋提供了ROC子系統(tǒng)內(nèi)部總線結(jié)構(gòu)與服務(wù)器PCI總線之間的接口。主機(jī)處理器通過PCI橋與ROC處理器進(jìn)行通訊。

內(nèi)部總線結(jié)構(gòu)

ROC內(nèi)部總線結(jié)構(gòu)由一些在ROC子系統(tǒng)內(nèi)部組件之間提供通訊通路的內(nèi)嵌總線構(gòu)成。這個(gè)結(jié)構(gòu)在密集環(huán)境中的處理器、內(nèi)存和存儲器之間提供高可靠性信息和數(shù)據(jù)控制。內(nèi)部總線結(jié)構(gòu)通過PCI橋與主機(jī)處理器相聯(lián)接。

內(nèi)存控制器和RAID引擎

ROC內(nèi)存控制器采用內(nèi)置接口與位于主板上的動態(tài)隨機(jī)存取存儲器(DRAM)，閃存，和非易失性靜態(tài)隨機(jī)存取存儲器 (SRAM) (圖 10)相連接。RAID引擎控制RAID 5實(shí)現(xiàn)中的奇偶校驗(yàn)。

圖10. ROC內(nèi)存控制器與主板內(nèi)存資源接口模塊圖。

SRAM

SRAM的使用取決于ROC程序代碼。SRAM 是非易失性內(nèi)存，其中存儲著數(shù)據(jù)重構(gòu)時(shí)子系統(tǒng)的狀態(tài)。如果重構(gòu)過程中電源失效，SRAM中的數(shù)據(jù)可使子系統(tǒng)由電源失效前的時(shí)間點(diǎn)繼續(xù)重構(gòu)進(jìn)程。

閃存

閃存提供到主機(jī)處理器的初始代碼以及到ROC處理器的程序代碼。

DRAM

DRAM 被用于存儲ROC程序代碼和操作數(shù)據(jù)，同時(shí)作為前讀緩存。

該緩存使用智能前讀算法來預(yù)估所需數(shù)據(jù)以減少等待時(shí)間。它可以對單個(gè)或多個(gè)線程中的順序讀取操作進(jìn)行跟蹤并預(yù)先判斷接下來的順序讀取操作。它可以在數(shù)據(jù)請求真正發(fā)生前，從磁盤中前讀或預(yù)讀出數(shù)據(jù)。而當(dāng)數(shù)據(jù)請求發(fā)生時(shí)，從高速緩存中提取數(shù)據(jù)的速度將是從磁盤中毫秒級提取速度的幾百甚至上千倍。

這種適應(yīng)性前讀設(shè)計(jì)對于小塊順序讀取請求有著極佳的性能表現(xiàn)。同時(shí)由于在非順序讀取情況下前讀機(jī)制被關(guān)閉，因此對于隨機(jī)讀取模式也沒有不良影響。

zhaohang