中科院半導(dǎo)體研究所研究員 俞育德

對(duì)于光互聯(lián)俞育德說，未來十年的高性能計(jì)算機(jī)將由電互聯(lián)技術(shù)向光互聯(lián)技術(shù)方向轉(zhuǎn)變，其原因是光互聯(lián)可以將芯片之間的互聯(lián)距離拉近，而且具有低延遲、多路信號(hào)和低功耗等優(yōu)勢(shì)。

對(duì)于光子集成的要求和發(fā)展俞育德提出了四點(diǎn)趨勢(shì)。

1、 傳輸波長的選擇

光纖通信的波長是由光纖的傳輸窗口決定的，光互聯(lián)的波長則由光波導(dǎo)的波長來優(yōu)選。因此光波導(dǎo)的材料、結(jié)構(gòu)和特性將在光互聯(lián)應(yīng)用中處于決定性的位置。顯然，1.55和2.3微米波段具有許多優(yōu)勢(shì)。

2、 超高速的要求

目前電互聯(lián)中電子器件的速率為10Gb/s左右，并行運(yùn)算的計(jì)算機(jī)整機(jī)的速率已達(dá)到千萬億次的高速率。

進(jìn)一步對(duì)器件的需求是100Gb/s的高速率。光互聯(lián)的超高速率目標(biāo)位：2015年和2022年終的I/O速率將分別達(dá)到82Tbit/s和230Tbit/s。

3、 低功耗的要求

信息網(wǎng)絡(luò)中，Pb/s量級(jí)節(jié)點(diǎn)的年耗電量將超過1000億度 ，比三峽大壩滿負(fù)荷發(fā)電量還有。為了在足夠低的芯片能耗下實(shí)現(xiàn)高比特率，要求片外總消耗量~50-170fj/b，器件能量~2-30fj/b，片上總能耗~10-30fj/b，器件能量~2-6fj/b。這些指標(biāo)比當(dāng)前的器件水平低3-5個(gè)能量數(shù)。

4、 集成技術(shù)的途徑

硅光子學(xué)的出現(xiàn)給光子集成帶來了希望。成熟的CMOS工藝提供了極好的技術(shù)基礎(chǔ)，Si、SOI和SiGe等同CMOS兼容，因此應(yīng)用CMOS工藝制造光子集成回路是最佳的選擇和比由之路。

lihongliang