圖1 主設備及線卡能耗分布

先進工藝芯片 降能30%

隨著半導體工藝的飛速發(fā)展，從65nm、45nm、40nm到32nm時代，以至將來更高的工藝，帶來芯片集成度不斷提高，同時，功耗也大幅降低。設計經驗表明，芯片工藝每提升一代，單位門電路能耗降低接近30%。華為采用先進工藝芯片，使單槽位端口容量增大的同時，功耗也達到最優(yōu)。華為緊隨芯片行業(yè)工藝發(fā)展節(jié)奏，實現(xiàn)了產品高性能和低功耗的完美結合。以華為路由器240G單板為例，芯片采用40nm的工藝，單板功耗為450W，而業(yè)界同等能力單板采用65nm，功耗達到800W以上，功耗節(jié)省接近一半。這也印證了先進的芯片工藝水平，是設備低功耗的基礎。

業(yè)務板架構優(yōu)化 降耗15%

依托強大的芯片設計能力，華為對業(yè)務處理單板進行了芯片級的架構優(yōu)化，使得芯片功能的集成與分離更加合理，實現(xiàn)功耗降低15%左右。例如，對于路由表項查找功能，業(yè)界通用的商業(yè)芯片都是采用專用的硬件查找芯片，而華為通過查找算法優(yōu)化將這一功能集成在其NP芯片中，這一改進既節(jié)省了專用芯片的耗電，也節(jié)省了與周邊芯片互連接口的耗電，在功耗降低的同時，也節(jié)省了有效布板面積，可謂一舉三得。

智能動態(tài)節(jié)能　降耗10%

華為采用多項創(chuàng)新的動態(tài)節(jié)能技術，把業(yè)務模型與應用場景結合起來分析，創(chuàng)新實現(xiàn)根據業(yè)務特點進行動態(tài)調整能耗，構建了強大的技術競爭力，實現(xiàn)約10%的功耗節(jié)省。

· 核心處理器變頻與多核資源池雙重調節(jié)，形成能力可變的處理資源池。這一技術可以實現(xiàn)不同流量、不同時段進行1/n細分的精細動態(tài)調整，降低處理器整體運行功耗。該技術類似目前的多核手機，采用四核CPU，每個核又可工作在不同頻段。就像格力的“變頻空調”幫助成龍[DLiu2] 省電30%一樣，[DLiu3] 華為的“變頻路由器”節(jié)能表現(xiàn)同樣出色。

· 采用多種帶寬自適應總線專利技術。作為數(shù)據高速公路的芯片間數(shù)據總線，其特性點是分布廣泛：涉及每個芯片、單板間的互連，因此其單板功耗占比極其高。華為經過多年的潛心研究在低功耗總線技術上取得了突破，建立一套具有總線帶寬自適應能力的總線協(xié)議，通過對數(shù)據總線的通道數(shù)量、頻率及功耗管理，設計了以實際帶寬需求為控制目標的動態(tài)休眠型總線，資源利用率高、高可靠性、低功耗、高性能均做到最優(yōu)匹配。

采用智能動態(tài)節(jié)能技術功耗前后對比如下圖所示：

專利散熱設計　能耗較業(yè)界低5%

華為路由器采用專利散熱器技術，克服器件高度差異引起的受力和熱阻增大問題，解決布局和散熱之間矛盾，使得主芯片散熱效率大幅提升;同時設備采用“U”形風道設計，增加了氣流與被散熱單元接觸面積與持續(xù)時間，從而加強了熱交換效果，散熱能力大幅提升。通過從部件到整機全面的高效的散熱設計，散熱效率提升30%的同時，實現(xiàn)能耗較業(yè)界低約5%。

3 精細化節(jié)能 華為贏領時代前沿

華為路由器，通過精細化的節(jié)能設計理念，創(chuàng)新并應用了多種節(jié)能技術，在400G時代到來時，平均每GE功耗為1.27W(數(shù)據來源于國際權威測試機構EANTC)，產品較業(yè)界同類產品相比，功耗降低50%以上，為用戶節(jié)省非常可觀的成本。

華為NE5000E綠色集群路由器采用400G平臺，較業(yè)界同等容量產品相比，一臺一年可節(jié)省70萬元電費，減少碳排放698噸。

華為持續(xù)深入地進行降耗技術的跟蹤、研究、應用，取得了一系列突出成果，從產品推出后的被動降耗到產品推出前的主動設計，從技術性節(jié)能到結構化節(jié)能，實現(xiàn)了節(jié)能技術的飛越，走在“綠色節(jié)能路由器”的前沿。同時，華為幫助客戶及社會減少碳排放、節(jié)約能源、持續(xù)創(chuàng)新，贏領“綠色通信”時代。9月23日，華為即將在北京召開2014年IP技術年會，讓我們現(xiàn)場感受一下華為在IP節(jié)能領域的尖端技術和產品吧!

sunyingying