AMD服務(wù)器處理器路線圖

AMD 資深微架構(gòu)研究員 Pat Conway 指出,即將于 2010 年推出的 12 核心 Opteron 處理器 Magny-Cours 將會采用 45nm 制程,它是由兩顆六核心 Istanbul 所組成,并透過Multi-Chip Package 技術(shù)封裝在同一顆處理器上。

12 核心 Opteron 處理器 Magny-Cours縮微圖

Magny-Cours由兩顆六核心Istanbul 所組成

HT總線優(yōu)勢帶來更靈活12核

多個核心封裝拼接的情況同Intel Core 2 Quad類似,但不同的是Magny-Cours的兩顆核心是采用Hyper-Transport 3.0通訊協(xié)議直接聯(lián)系,而不需要像 Intel 采用 FSB 技術(shù),中間通過北橋芯片大幅增加延遲值降低了效率。

兩個六核核心通過HT總線進行高速數(shù)據(jù)交換傳輸

由于制程的進步,讓單一Socket 可支持 12 核心,因此現(xiàn)有的 4 Way 系列將可以提供 48 核心的強大運算能力,在同一體積下運算能力將大幅提升一倍。

4路系統(tǒng)可提供48核心強大運算

微架構(gòu)設(shè)計方面, Magny-Cours 仍基于現(xiàn)有的 K10 微架構(gòu),每一個 Die 擁有六顆核心,每顆核心擁有 512KB L2 Cache,并共享 6MB L3 Cache ,再透過 Hyper-Transport Ports 連接另一顆核心。

此外,Magny-Cours 支持 HT Assist 技術(shù),處理器的內(nèi)存尋址數(shù)據(jù)可存于 L3 Cache 中,約占 1MB 內(nèi)存空間,儲存內(nèi)存系統(tǒng)的尋址數(shù)據(jù),此舉將減少內(nèi)存系統(tǒng)所出現(xiàn)的延遲,由120ns 減少至只有50ns,但 L3 Cache 容量減少將可能減低命中率,不過,Pat Conway 表示HT Assist 對命中率并不明顯。

 

CAA02439BDE5AF9D185410D780DF1CD4.jpg

 CAA02439BDE5AF9D185410D780DF1CD4.jpg

最后,Pat Conway 透露將在 Opteron 處理器中加入類似 Intel Hyper-Threading 的技術(shù),但效果將進一步被強化,相信將會在下一代微架構(gòu)Bulldozer"推土機"中出現(xiàn)。他并沒有透露有關(guān)其多線程能力和更多的細節(jié),不過AMD的做法和Intel的HT是不同的,類似Sun的同步多線程功能,1個物理核心擴展到4個線程。

8C66C270361FE7FA35DE2EBE3F0155DE.jpg

上圖是四路Magny-Cours系統(tǒng),線程已經(jīng)達到48個。

C5CA99D2E61A08A5C07C31DF76EE6CF5.jpg

而官方的測試數(shù)據(jù)也顯示十二核心在整數(shù)和浮點性能方面有很大優(yōu)勢。

分享到

zhabin

相關(guān)推薦